ANSYS PathFinder je nástroj pro plánování a verifikaci konečných řešení zaměřující se na odolnost proti statické elektřině a integritě IP bloků a celých SoC návrhů. Analýzy jsou provedeny na úrovni layoutu a obvodových prvků pro izolaci návrhových problémů, které by mohly způsobit selhání IP bloku nebo celého čipu kvůli CDM, HBM, případně ostatním ESD událostem. PathFinder je certifikován mnoha výrobními laboratořemi pro přesné výsledky v oblasti parazitních jevů v kontaktech, ESD simulacích, elektromigračních (EM) simulacích a v rozložení proudové hustoty. PathFinder umožňuje zjistit slabá místa návrhu čipu v oblasti ESD, a zvýšit tak celkovou spolehlivost komponenty.
- ESD odolnost čipu
- ESD odolnost IP bloku
ESD simulace celého čipu
Analýza layoutu a zjištění příčin chyb
CDM, HBM, MM ESD
